DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

03371534 **Image available**

THIN FILM SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.: 03-034434 [JP 3034434 A]

PUBLISHED: February 14, 1991 (19910214) INVENTOR(s): AOYAMA TAKASHI

KAWACHI GENSHIROU

MIYATA KENJI

MOCHIZUKI YASUHIRO

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP (Japan)

APPL. NO.:

01-166673 [JP 89166673]

FILED:

June 30, 1989 (19890630)

INTL CLASS:

[5] H01L-021/336; G02F-001/136; H01L-021/265; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R002 (LASERS); R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

JOURNAL:

Section: E, Section No. 1060, Vol. 15, No. 161, Pg. 129,

April 23, 1991 (19910423)

ABSTRACT

PURPOSE: To activate impurity without generating the exfoliation of a poly-Si film, form a TFT of small leak current, and extremely reduce the defect of a display, by activating first introduced low concentration impurity by heat treatment at about 600 deg.C, and activating second introduced high concentration impurity by using laser.

CONSTITUTION: A base SiO(sub 2) film 2 is deposited on a glass substrate 1 whose strain temperature is about 640 deg.C; P-type poly-Si films 3-5 are deposited; by heat treatment at 600 deg.C for 5 hours, the poly-Si films 3-5 are recrystallized, and impurity in the films are activated; a gate insulating film 6 is deposited; an I-layer poly-Si film for a gate electrode 7 is deposited; after the gate electrode is patterned, P is introduced; an SiO(sub 2) film 8 is deposited; by using XeCl laser, N-type impurity (P) is activated; after photoetching process, a transparent electrode (ITO) is sputtered; after photoetching process, liquid crystal is encapsulated between a polarizing plate and another glass substrate provided with a color filter, thereby completing a display.

DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

008586219 **Image available**

WPI Acc No: 1991-090251/199113

XRAM Acc No: C91-038563 XRPX Acc No: N91-069638

Thin film semiconductor device - mfd. by introducing 1st impurity to semiconductor layer to conduct heat-treating NoAbstract Dwg 1/3

Patent Assignee: HITACHI LTD (HITA)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 3034434 A 19910214 JP 89166673 A 19890630 199113 B

Priority Applications (No Type Date): JP 89166673 A 19890630

Title Terms: THIN; FILM; SEMICONDUCTOR; DEVICE; MANUFACTURE; INTRODUCING; IMPURE; SEMICONDUCTOR; LAYER; CONDUCTING; HEAT; TREAT;

NOABSTRACT

Derwent Class: L03; U11

International Patent Class (Additional): H01L-021/33

File Segment: CPI; EPI

网日本国特許庁(JP)

⑪特許出願公開

@公開特許公報(A) 平3-34434

Sint Cl.

登別記号

庁内整理番号

母公開 平成3年(1991)2月14日

H 01 L 21/336

9056-5F 7522-5F

29/78 H 01 L

3 1 1 B፠

審査請求 未請求 請求項の数 16 (全5頁)

◎発明の名称

薄膜半導体装置及びその製造方法

の特 頭 平1-166673

7

顧平1(1989)6月30日 20世

@発 者 ш

茨城県日立市久墓町4026番地 株式会社日立製作所日立研 究所内

玄 士 朗 個発 明 河内

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

兜所内

700発 明 者 宫 建 治 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

穷所内

月 廔 弘 個発 晭 者

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

株式会社日立製作所 の出 頭 人

東京都千代田区神田駿河台4丁目6番地

外2名 100代 理 人 弁理士 小川

最終頁に続く

1. 発明の名称

郡蹟半澤体装置及びその製造方法

- 2. 特許請求の範囲
 - 1. 絶縁性基板と該基板上に形成された半導体層 とを有する薄膜半導体装置の製造方法において、 上記半連体層に第1の不義物を導入して熟処理 した後、上記半導体層の所定領域に上記第1の 不越物より高濃度の第2の不規物を導入して、 エネルギビームを思射することを特徴とする澤 膜半導体装置の製造方法。
 - 2. 絶縁性基板と鉄基板上に形成された準導体際 とを有する漆製半導体装置において、上記半導 体層は、多結品層であり、上記多結品層中の落 1.の不能物領域の拉径が上記多緒品層中の上記 節1の不統物領域よりも高濃度の第2の不統物 領域の数径より小さいことを特徴とした滞腹半 海体袋屋.
 - 3.趙雄性基礎と該基板上に形成された半導体層 とを有する薄膜半導体装置において、上記半導

- 体層中の第1の不純物領域のキヤリアトランプ 密度が上記半導体層中で、上記第1の不純物層 よりも高温度の第2の不規物領域のキヤリアト ラップ密度より高い深度半導体装置。
- 4. 遠求項1において、上記半導体層が多結品シ リコンであることを特徴とする薄膜半導体装置 の製造方法。
- 5、請求項2において、上記半選体層が多結品シ リコンであることを特徴とする薄膜半導体装置。
- 6. 雄求項3において、上記半導体層が多結局シ リコンであることを特徴とする滞膜半導体装置。
- 7. 証求項上において、上記エネルギビーム選射 工程以外のプロセスの及高温度が600℃以下 であることを特徴とする薄膜半導体装置の質道
- 8.雄求項1において、上記絶無基板としてガラ スを用いることを特徴とする課題半導体装置の 雪语方法。
- 9. 請求項4において、上記半導体層の護序が 1500人以下であることを 徹とする薄膜半

特閒平3-34434(2)

導体装置の製造方法。

- 10. 請求項9 において、上記薄膜半導体装置はゲート組織器を備えたMOS 構造であることを特徴とする薄膜半導体装置の製造方法。
- 11. 請求項5において、上記部数半途体質費はゲート組織膜を備えたMOS構造を有することを 特徴とする課数半導体装置。
- 12、請求項 6 において、上記簿膜半導体装置はゲート組織膜を鑑えたMOS構造を有することを 特徴とする薄膜半導体装置。
- 13. 請求項 2 において、上記絶縁基板と上記半導 体層との間にSiO: 膜を有することを特徴と する複雑半導体装置。
- 14. 請求項11において、上記MOS標道は、コープレーナ型のMOS構造であることを特徴とする薄護半準体装置。
- 15. 請求項1において、上記エネルギピームがレーザであることを特徴とする薄膜半薄体装置の 要逸方法。
- 16. 絶縁性基板と該基板上に形成された半導体層

Poly-Si)が用いられることが多い。絶象拡拡 であるガラス基板の重温度は、通常、約600℃ であるために、TFTの製造プロセス温度も約 600で以下であることが要求される。TFT線 造としてはチヤネル部分に不能物をドープする媒 造とドープしない構造の2つがあるが、リーク電 流を低減するためには辞者が有効である(IEEE Trans. Electron Dev. E D - 3 2, 2 5 8 (1985)). 不義物の活性化プロセスは、一般に、600℃以 下の温度では十分でないことが多いため、レーザ 話性化技術が用いられている(特別昭60-202931)。 すなわち、不頼物をPoly-Si中に導入した後、 エキシマレーザなどを風射して、ガラス基板を高 温に加熱することなく、Poly - S i 膜のみを加熱 して不規物を活性化するものである。具体的には、 Poly - S i 膜を堆積させるときにポロン (B) を ドープしてP型のPoly-Siを形成し、その後レ ーザ度射して鷹の結晶化と不規物の活性化を行う。 次に、ゲート電極をパターニングした後、自己整 合方式でイオン打込み法により n 型不純 を導入

とを有する薄膜半導体装置の製造方法において、 上記半導体層に第1の不規物を導入して第1の 無処理した後、上記半導体層の所定領域に上記 第1の不規物より高濃度の第2の不規物を導入 して記第1の無処理よりも高温短時間である りて上記第1の無処理を行うことを特徴とする薄膜 体装置の製造方法。

3. 発明の詳細な説明

〔蔗業上の利用分野〕

本発明は薄原半球体装置及びその製造方法に係り、特に、液晶表示装置に用いられる薄膜トランジスタ及びその製造方法に関する。

〔従来の技術〕

アクテイブマトリクス方式の被品デイスプレイは、近年、周辺回路を内蔵しながら大画面化と高 国費化の方向に急速に進んでいる。各面楽に形成 される薄膜トランジスタ(Thin Fils Transistors : 略してTFT) は、大きなキヤリア移動度と小 さなリーク電流が要求され、このためにTFT材 料としては多結品シリコン(Polysilicon: 略して

してソース,ドレインを形成する。次に、もう一度レーザを思射して、ゲート,ソース。ドレイン 領域の不規約を活性化するものである。

[発明が解決しようとする課題]

上記姓来技術は、自己整合方式を基本としているため、チャネル部とゲート、ソース、ドレイン 領域の不規物活性化を行うのにレーザを二度限 ンはなければならない。特に、ソースとドレイン 引ょなければならない。特に、ソースとドレイン がは二回のレーザ照射と1回のイオン打込みをうけるため、Poly-Si 膜と基版間ではく 足でうけるため、Poly-Si 膜と基版間ではく 足 プラース は このため、 TFT がディス プレント で このため、 TFT が で こう に 形成されず、 百象に 欠陥が生じるという 問題があつた。

本発明の目的は、Poly-Si度のはがれを起こさずに不識物を活性化し、リーク電流の小さい TFTを形成して最終的にディスプレイの欠陥を 大幅に低減する方法を提供することである。

[暴躍を解決するための手段]

上記目的は以下の手段によって達成される。すなわち、最初導入した低濃度の不純 を約600

ての無処理で活性化し、次に導入した高濃度の不 総物をレーザ(上記無処理も高温短時間)で活性 化するというものである。この結果、TFT構造 としては、接合を形成している高濃度偏不純物領域 (ソース・ドレイン)の多結晶が低濃度偏不純 物領域(チャネル領域)の多結晶と比較して、粒 徒の点で大きく、キャリアのトラップ密度の点で 低くしたものである。

上記本発明の特徴点およびその他の特徴点については、以下の記載より明らかとされる。 (作用)

上記手段は以下のように作用する。すなわち、 最初導入する不純物は p 型であり、ドーピング濃度は約10¹⁷ cm⁻⁸である。Poly - S i 中に不類物 を導入する場合。Poly - S i の結晶粒界に存在するトラップのために、一般に、キャリア濃度はドーピング濃度よりも小さくなる。しかし、チャネル領域では活性化後のキャリア濃度は約10¹⁸ cm⁻⁸で十分である。このレベルのキャリア濃度は約600である。次に、

性化率が変化してくる。このため本方法は誤厚 1500人以下で特に有効である。

次に、TFT排遺とTFT特性との関係につい て述べる。多結晶シリコンTFTのリーク電流は チャネル、ドレイン接合領域から発生している。 すなわち、大きな電界強度が印加される多緒品シ リコンにおいては、パンドギヤツプ中のトラツブ 進位を通して電子一正孔対が生成し、電界により、 それぞれのキャリアが逆方向に満れてリーク電流 となる。接合付近では、高粱皮側(ドレイン)低 域の空乏層幅が低速度側(チヤネル)領域の空乏 層幅より小さいため、電界がより集中する。従つ て、高濃度観(ドレイン)領域の多緒品シリコン の粒径を大きく、トラツブ密度を低くすることに よって、リーク電流を低減できる。多結晶シリコ ンの牧径の増大とトラツプ密度の低減はレーザに よる不眞物の活性化の際に実現できる。一方、チ ヤネル領域で、特に空乏層の外側の中性領域に着 目すると、この領域はキヤリアが進れる際に抵抗 成分として備くため、多結晶の粒径が小さく、ト

ゲート電瓶をパターニング後、イオン打込み法に よりゲート、ソース、ドレイン倒域にロ型不純物 を約10²⁰ cm⁻²導入する。この領域は活性化後の キャリア濃度として約101gm-1の高い値が要求 される。従つて、レーザ風射で不植物を活性化す ることが必要である。ゲート、ソース、ドレイン 俄域はレーザ限射とイオン風射をそれぞれ1回受 けるにすぎないため、Poly-Si醸と益板とのは がれの問題は生じない。比較として、酸堆積後、 直ちにレーザ照射してp型不純物の活性化と膜の 再結晶化を行い、次に、イオン打込みによるn型 不規物を約600℃で熱活性化する方法について 述べる。この方法でもPoly-Si膜のはがれは生 じないが、 n 型不無物の活性化が不十分であり、 TFT特性も不十分である。また、2回の不無物 活性化を共に熱で行う方法も考えられるが、高浪 度のa型不純物の活性化、ひいてはTFT特性が 共に不十分であることは明白である。なお、Poly - Siの腹厚が1500人以上になると、腹厚方 向に、レーザ照射の効果が減衰して、不能物の活

ラップ密度が高いと抵抗歯が上り、リーク電流の 低減に寄与する。上で述べた600℃における不 純物の無活性化を行うと、レーザで不純物を活性 化する場合に比べ、多糖品シリコンの粒径は小さ く、トラップ密度は大となる。

(寒篇例)

(実遺例1)

以下、本苑明の一実施例を第2回により説明する。第2回に示される構造は、次のようにして製造される。至温度的640℃のガラス基板1上に下地 SiO2 膜2を常圧 CV D 法により 4 0 0 0 人地 最ずる。次に、減圧 CV D 法により P 型 PolyーSi 膜3~5を1500 A 地 ほさせる。このとき、100 P P m B z H c ガス15 m & / min とする。次に、600 ℃、5時間の無処理でPolyーSi 膜3~5の再結晶になる多線でPolyーSi 膜3~5の再結晶になる多線でPolyーSi 膜3~5の再結晶になる多線でPolyーSi 膜3~5の再結晶になる多線でPolyーSi 膜3~5の再結晶になる多線でPolyーSi 膜3~5の再結晶になる多線でPolyーSi 膜3~5の再結晶になる多線に、それぞれ200人。

常圧CVD法により1000人堆積させ、続いて 減圧CVD法によりゲート電極7用の:層Polyー Si頤を1000人地積させる。水ト・エツチエ 程によりゲート電腦をパターニングした後、イオ ン打込み法によりP(リン)を30kgVで5x 10¹⁸cm⁻¹33入する。次に、常圧CVD法により SiOュ 霞8を4000人堆積させる。絞いて、 波長308ヵmのXeC8レーザを用いて250 m. J /calのエネルギ密度で n. 型不純物(P) の店 性化を行う。ソース。ドレイン領域になる多結品 シリコンの平均程径とキヤリアのトラツプ密度は、 それぞれ、600人,2×10 '*am ⁻³である。次 に、コンタクト用ホト・エツチ工鬼後、アルミニ ウム9を8000人スパツタさせる。ホト・エツ チエ思後、透明電流(ITO)をスパッタさせる。 ホト・エツチ工程後、個光板とカラーフイルタを 謂えた他のもう一枚のガラス基板との間に渡届を 封入してディスプレイが完成する。なお、低濃度 不執物(B)の熱活性化は高濃度不報物(P)の レーザ活性化後に行つてもよい。

次に、第3図(c)に示すように、ホトエッチング工程により、ゲート電振7及びゲート絶縁膜6をパターニングした後、イオン打込み法によりP(リン)を30keVのエネルギでドーズ量5 X10¹⁸cm⁻²導入する。

ついで、第3回(d)に示すように、波及308 n mの X e C l シーザを用いて 250 m J / clの エネルギ密度で n 型不載物 (P) の活性化を行う。 実施例 1 では、Si O l 腰を形成したのちレーザ 圏 引したが、本実施例のように Si O l 既はなく てもよい。

この後は、実施例上と同僚の工程によって、最終的に第2回に示すような構造が得られる。 (発明の効果)

(短明の効果)

本発明によれば、Poly - Si膜のはがれを起こさずに不能物を活性化でき、リーク意流の小さいでアナを形成して最終的にディスプレイの欠陥を大橋に低波できる。

4.図画の簡単な説明

第1個は本発明の一実施術の手順を示す図、毎

(実施例2)

次に、本是明の他の実験例を第3回を用いて設 明する。

第3回(a)に示すように、絶縁性基板となる
重温度的640でのガラス基板1上に、下地
SiOz 際2を常圧CVD法にて酸厚4000人
となるように地積する。ついで、減圧CVD法に
よりPoly-Si 改33を1500人の厚さに地積
させる。こののち、低濃度不納物であるB(ポロン)イオンを打ち込むことにより、Poly-Si 改33をP型の過速型としている。そして、600で、5時間の熱処理により、低温度不純物(B)を熱活性化する。

及に、第3図(b)に示すように、Poly-Si 図33をホトエツチングにより、島切りし、島状 Poly-Si 設34とする。次に常圧CVDによつ て、ゲート結縁駅6となるSiO2 図36を1000 人の厚さに地積させる。続いて、減圧CVD 法に より、ゲート電極7用のi型Poly-Si 膜37を 1000人の厚さに地積させる。


2 図は本発明の一実施例のTTF断面構造図である。 第3 図は本発明の他の実施例を示す工程図である。


1 … ガラス基板、2 … 下地 S i O z 膜、3 … チャネル (P 型不規物) 領域、4 … ソース (n 型不規物) 領域、6 … ゲート絶縁膜、7 … ゲート電極、8 … パシペーション膜、9 … アルミニウム電極。


代理人 并理士 小川藤男


特閒平3-34434(5)

第 1 図









(c)

第1頁の焼き

alnt, Cl. 3

G 02 F 1/136 H 01 L 21/265 29/784 識別記号 500

庁內整理番号 9018-2H

104